针对数字通信中Viterbi解码器吞吐量瓶颈问题，印度理工学院的研究团队提出两种创新架构：数据级并行(DLP)架构支持1/N至1/(N/2k ...

Oltre due mila metri di superficie, 600 dei quali di area espositiva, nel sottotetto recuperato del Palazzo della Provincia, destinati all'arte e alla cultura in generale: un luogo "aperto" al ...

在Vitebi译码器的实现中，由于路径存储方式的不同分为回溯和寄存器交换模式，效果是延时与资源消耗一般只能二取其一，互为矛盾。采取3～6长度的RE-寄存器交换，混合回溯模式，极大地减少了回溯时间，并减少了路径存储空间需求，付出的代价是每ACS增加2～5 ...

[导读]摘要 数字通信作为一种前向纠错编码技术卷积码起着重要的作用。相应地，信息接收端对卷积码的译码实现也提出了更高的要求。文中提出的卷积码译码Matlab仿真方案，旨在用Viterbi译码实现对卷积码译码的功能。仿真结果 摘要 数字通信作为一种前向纠错 ...